

Teste 2

Nome: _____ Nºaluno: _____

Atenção: Este teste tem 6 questões em 7 páginas. Fundamente todas as suas respostas.

1. Considere o seguinte fragmento de código *assembly* MIPS-32:

```
      add    $s2, $zero, $zero
loop: lw     $t0, 0($s0)
      srl    $t1, $t0, 31
      beq    $t1, $zero, next
      addi   $s2, $s2, 1
      sub    $t0, $zero, $t0
      sw     $t0, 0($s0)
next: addi   $s0, $s0, 4
      addi   $s1, $s1, -1
      bne    $s1, $zero, loop
```

Assuma que o registo \$s0 contém o endereço base do vector A. Inicialmente, A = [1, 2, 5, -1, 9, 12, 0, -3], \$s0 = 0x10010000 e \$s1 = 8.

a) Qual o valor dos registos \$s0, \$s1 e \$s2 após a execução do fragmento de código? (1.5 val)

O registo \$s1 determina o número de ciclos. O programa termina quando \$s1 = 0.

O registo \$s2 contabiliza o número de elementos negativos do vector; após 8 iterações (dado pelo registo \$s1), \$s2 = 2.

O registo \$s0 contém o endereço de memória a ler; valor que é incrementado por 4 em cada iteração. Após 8 iterações, \$s0 = 0x10010020.

b) Apresente um diagrama do conteúdo da memória alterada pelo fragmento de código. (1.0 val)

Endereço	Valor
0x10010000	1
0x10010004	2
0x10010008	5
0x1001000C	1
0x10010010	9
0x10010014	12
0x10010018	0
0x1001001C	3

- c) Apresente o código-máquina referente à última instrução do fragmento: bne \$s1, \$zero, loop.

(1.5 val)

Instrução bne => formato I

opcode = 5H = 000101

rs = \$s1 = 17 = 10001

rt = \$zero = 00000

constante = -9 = 1111 ... 1111 0111

Intrução: 000101 10001 00000 1111... 1000 = 0001 0110 0010 0000 1111 ... 1000 = 0x1620FFF7

2. A tabela seguinte indica a latência máxima dos blocos usados na implementação da unidade de processamento uniciclo apresentada em anexo.

Bloco	I-Mem	Add	Mux	ALU	Regs	D-Mem	Controlo
Latência	300 ps	100 ps	50 ps	120 ps	200 ps	350 ps	100 ps

- a) Indique o caminho crítico (caminho de propagação de sinais com maior latência) de uma instrução beq, identificando os blocos percorridos, bem como o tempo de propagação correspondente.

(1.5 val)

Os caminhos relevantes para a execução de uma instrução beq são:

unidade de controlo:

PC → I-Mem → Controlo = 300 + 100 = 400 ps

comparação de valores:

saída dos registos: PC → I-Mem → Regs = 300 + 200 = 500 ps (sinais de controlo não interferem)

saída do Mux da ALU = (Regs →) Mux = max(500, 300) + 50 = 550 ps

saída da ALU = max(550, 500) + 120 = 670 ps

novo PC:

saída do Mux =

= max(entrada 0, entrada 1, sinal de controlo) + 30

= max(100, 670, 400) + 50 = 720 ps

CAMINHO CRÍTICO!!!

- b) Quais os blocos que não têm função útil durante a execução da referida instrução?

(1.0 val)

Memória de dados e multiplexador associado.

Nome: _____ Nºaluno: _____

- c) Qual o valor dos sinais de controlo dos multiplexadores do CPU durante a execução da referida instrução? (0, 1, ou X se o valor do sinal não interessar) (1.0 val)


RegDst = MemToReg = X

ALUSrc = 0

PCSrc = AND (Branch, Zero)

- d) Pretende-se dotar o CPU uniciclo estudado na disciplina com a capacidade de executar uma nova instrução do tipo I: **getpc \$rt**. Esta nova função coloca no registo \$rt o valor do *Program Counter*. Que alterações faria no diagrama de blocos do CPU de forma a implementar esta nova instrução? (1.0 val)

Adicionar uma entrada ao multiplexador de selecção do valor a escrever no banco de registos, de forma a considerar uma terceira hipótese: o valor do PC. Acrescentar uma ligação entre a saída de PC e o referido multiplexador.



- e) Indique os valores que todos os sinais de controlo devem assumir durante a execução desta nova instrução. (0.5 val)


RegDst = 0 RegWrite = 1

ALUSrc = X ALUOp = X

MemWrite = 0 MemRead = 0

MemToReg = 2

3. Considere o seguinte diagrama de evolução temporal de um fragmento de código a ser executado pelo CPU com *pipeline* estudado na disciplina:



- a) Indique, justificando, que tipo de atalhos são usados (ALU-ALU, MEM-ALU e/ou MEM-MEM) e entre que instruções são utilizados. (1.5 val)

Instrução 1 e 2: atalho ALU-ALU
 Instrução 2 e 3: atalho ALU-ALU
 Instrução 3 e 4: atalho MEM-ALU
 Instrução 4 e 5: atalho MEM-MEM

- b) Quantos ciclos de relógio seriam necessários para executar correctamente o fragmento de código se o CPU não implementasse atalhos? (1.0 val)

17 ciclos de relógio (são necessários dois *stalls* entre cada instrução)

- c) Considere que o CPU apenas implementa atalhos ALU-ALU. Indique se existe aceleração em relação à implementação sem atalhos, considerando que o período do relógio num CPU sem atalhos é 75% do período de um processador com apenas atalhos ALU-ALU. (1.0 val)


Apenas c/atalhos ALU-ALU: 13 ciclos de relógio

$$\text{Aceleração} = (17 * 0.75 * T) / (13 * T) = 17 * 3 / 13 * 4 = 51/52 < 1$$

 Não há aceleração!

Nome: _____ Nºaluno: _____

4. Um processador dispõe de um espaço de endereçamento de 64kB e um barramento de dados com 8 linhas. O circuito de decodificação de endereços, que activa os sinais CS (*chip select*) de cada dispositivo de memória, é mostrado na figura seguinte:



- a) Determine a capacidade da memória ROM (em bytes). (0.5 val)

ROM: $2^{14} \text{ B} = 2^4 * 2^{10} = 16 \text{ KB}$

- b) Qual o intervalo do espaço de endereçamento a que corresponde a memória FLASH? (1 val)

$CS(\text{flash}) = 1 \Leftrightarrow \sim(A_{15} * A_{14}) + A_{13} + A_{12} = 0 \Leftrightarrow \sim A_{15} + \sim A_{14} + A_{13} + A_{12} = 0 \Leftrightarrow$
 $\Leftrightarrow A_{15} = A_{14} = 1 \text{ e } A_{13} = A_{12} = 0$

Gama = 1100 0000 ... 0000 até 1100 1111 ... 1111 = 0xC000 até 0xCFFF

- c) Sabendo que a gama de endereços da memória RAM é [0x5000, 0x57FF], indique a expressão lógica do seu circuito de decodificação. (0.5 val)

0x5000 = 0101 0000 ... 0

0x57FF = 0101 0111 ... 1

Equação = $\sim A_{15} * A_{14} * \sim A_{13} * A_{12} * \sim A_{11}$

5. Considere uma memória *cache* do tipo directo, cuja estrutura e conteúdo (em hexadecimal), num dado instante, estão representados na tabela seguinte:

validade	etiqueta	dados			
		0	1	2	3
1	4C2F	14	15	8C	55
1	4C2B	11	A4	23	98
1	7AB1	3F	21	42	10
1	3011	DE	76	31	77
0	1111	AB	87	99	15
1	1A01	57	C5	25	90
1	7BA7	10	24	E5	A9
0	7FBC	FF	6A	34	1B

A memória endereçável do computador é de 1 MB, encontrando-se organizado por *bytes*.

- a) Indique quais os bits de um endereço lógico que são usados para a etiqueta, índice e deslocamento. (1.0 val)

1 MB de memória = 2^{20} bytes → 20 bits de endereço
 Deslocamento: 4 bytes/bloco → 2 bits de deslocamento do byte
 Índice: 8 blocos → 3 bits
 Endereço A: A[19:5] → etiqueta; A[2:4] → índice; A[0:1] → deslocamento

- b) Indique, justificando, se ocorre um *hit* ou um *miss* no acesso à memória com os seguintes endereços de *byte*: 0x98665, 0xFF79C e 0x7660E. (1.5 val)

0x98665 = 1001 1000 0101 0110 0101 → deslocamento = 1, índice = 1,
 etiqueta = 100 1100 0010 1011 = 0x4C2B
 → bit de validade = 1 → *hit*

0xFF79C = 1111 1111 0111 1001 1100 → deslocamento = 0, índice = 7,
 etiqueta = 111 1111 1011 1100 = 0x7FBC
 → bit de validade = 0 → *miss*

0x7660E = 0111 0110 0110 0000 1110 → deslocamento = 2, índice = 3,
 etiqueta = 011 1011 0011 0000 = 0x3B30
 → *miss*: etiqueta não corresponde

- c) Suponha que os endereços 0x6024C, 0x6026D e 0x6028E são utilizados de forma consecutiva com frequência, ou seja, que contêm código pertencente a um ciclo. Onde seriam eles colocados na memória *cache*? Comente os resultados obtidos. (1.0 val)

0x6024C = 0110 0000 0010 0100 1100 → índice = 3, etiqueta = 3012
 0x6026D = 0110 0000 0010 0110 1101 → índice = 3, etiqueta = 3013
 0x6028E = 0110 0000 0010 1000 1110 → índice = 3, etiqueta = 3014

Como têm o mesmo índice, mas etiquetas distintas, iriam ser colocados na mesma linha de *cache*, alternadamente; logo, iria ocorrer sempre *miss*!

Nome:_____ N°aluno:_____

6. Um processador do tipo MIPS opera a 2GHz e tem um CPI ideal de 1,2. Verificou-se que, usando um programa com um total de 20% de instruções do tipo lw e sw, se obtiveram as seguintes estatísticas de acesso à *cache*:

Penalidade de falha	Taxa de falhas	Tempo de acerto
50 ns	5%	1 ciclo

- a) Determine a penalidade por falha, em termos de ciclos de relógio, e o CPI total do processador.

(1.0 val)

Penalidade por falha = 50 ns * 2 GHz = 100 ciclos

Nº ciclos de protelamento por instrução = 1.2 * 0.05 * 100 = 6 ciclos

CPI total = CPI ideal + CPI protelamento = 1.2 + 6 = 7.2 ciclos por instrução

- b) Um projectista de *hardware* pensou em substituir este processador por um que opera a 3,6 GHz, mantendo as restantes características idênticas. Determine o tempo médio por instrução para ambos os processadores. Qual a aceleração que se obteria com este novo processador?

(1.0 val)

Para o processador a 2 GHz:

Tempo médio por instrução = CPI total / f = 7.2 / 2 * 10⁻⁹ = 3,6 ns

Para um novo processador a 3,6 GHz:

Penalidade por falha = 50 ns * 3,6 GHz = 180 ciclos de relógio

Nº ciclos de protelamento por instrução = (1.2 * 0.05) * 180 = 10,8 ciclos

CPI total = CPI ideal + CPI protelamento = 1.2 + 10,8 = 12 ciclos por instrução

Tempo médio por instrução = CPI total / f = 12 / 4 * 10⁻⁹ = 3 ns

Speedup = 3,6/3 = 1.2

Fim.